74LVT574AMTCX
80000
TSSOP18/23+
原装现货
74LVT574
89
-/22+
公司现货，进口原装热卖
74LVT574
2540
-/NEW
公司现货，进口原装热卖
74LVT574
2978
TSSOP/22+
原装有货
74LVT574
25000
SOP20/22+
只做原装，原装，假一罚十
74LVT574
57388
TSSOP/21+
低价出售原装现货可看货假一罚十
74LVT574
14400
-/21+
有挂就有，毋庸置疑，原装现货
74LVT574
850
SOP7.220P/0412+
散新特价
74LVT574
58000
-/23+
进口原装现货，杜绝假货。
74LVT574
18500
TSSOP20/25+23+
原装渠道优势商全新进口深圳现货原盒原包
74LVT574
5800
-/2024+
全新原装现货
74LVT574
25000
SOP20/22+
只做原装，原装，假一罚十
74LVT574
8000
22+/NA
-
74LVT574
3050
-/TSOP20
-
74LVT574
1850
SOP20/24+
原厂原装现货
74LVT574
2000
SMD/0544+
北京电子市场柜台现货，低价销售，欢迎查询
74LVT574
9000
-/25+
只做原装 特价清仓 一手货源 代理渠道 胡经理
74LVT574
5000
SO 20L WB TSSOP 20L/22+
只做原装
74LVT574
5000
-/5000
原装 部分现货量大期货
74LVT574 (SO20)
3000
-/21+
诚信经营...品质保证..价格优势...可提供一站式配套
74LVT574
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574PDF下载
74LVT574
Low Voltage Octal D-Type Flip-Flop w...
FAIRCHILD
74LVT574PDF下载
74LVT574
3.3V Octal D-type flip-flop 3-State
PHILIPS [Philips Semiconductors]
74LVT574PDF下载
74LVT574
Low Voltage Octal D-Type Flip-Flop w...
FAIRCHILD [Fairchild Semiconductor]
74LVT574PDF下载
74LVT574D
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574DPDF下载
74LVT574D
3.3V Octal D-type flip-flop 3-State
PHILIPS [Philips Semiconductors]
74LVT574DPDF下载
74LVT574BQ
3.3 V octal D-type flip-flop; 3-stat...
NXP [NXP Semiconductors]
74LVT574BQPDF下载
74LVT574DB
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574DBPDF下载
74LVT574DB
3.3V Octal D-type flip-flop 3-State
PHILIPS [Philips Semiconductors]
74LVT574DBPDF下载
74LVT574PW
3.3V Octal D-type flip-flop 3-State
PHILIPS
74LVT574PWPDF下载
，其dco时钟是互相反相的，dco-时钟对应的数据输出通道是a通道，dco+时钟对应的通道是b通道，对于采集时钟信号来说，b通道的数据要比a通道的数据晚一个周期，而对于输出的dco时钟来说，b通道的数据要比a通道晚半个周期。由于数据是交叉式输出的，其顺序不会改变，因此，对于双通道数字采样的同步问题，可以由后端不同通道的fifo缓存来实现数据的排序。 本系统中的两个ad9481分4个通道输出数据，为了配合cpld控制fifo来实现输出数据的同步，输出的8bit数据应先经过锁存器 74lvt574，然后进入各自通道的fifo来实现存储，ad9481的输出时钟dco可经过异或门74vcx86加到各自通道的fifo上，其连接结构如图3所示。 对于每一路采样系统，将dco-和cpld输出的锁存有效信号相异或，便可得到输出a通道锁存74lvt574的输入时钟，而将dco+和cpld 输出的锁存有效信号相异或，就可以得到输出b通道锁存74lvt574的输入时钟，将dco-和cpld输出的fifo有效信号相异或，即可得到输出a通道fifo的写入时钟，dco+和cpld输出的fifo
co时钟是互相反相的，dco-时钟对应的数据输出通道是a通道，dco+时钟对应的通道是b 通道，对于采集时钟信号来说，b通道的数据要比a通道的数据晚一个周期，而对于输出的dco时钟来说，b通道的数据要比a通道晚半个周期。由于数据是交叉式输出的，其顺序不会改变，因此，对于双通道数字采样的同步问题，可以由后端不同通道的fifo缓存来实现数据的排序。 本系统中的两个ad9481分4个通道输出数据，为了配合cpld控制fifo来实现输出数据的同步，输出的8bit数据应先经过锁存器 74lvt574，然后进入各自通道的fifo来实现存储，ad9481的输出时钟dco可经过异或门74vcx86加到各自通道的fifo上，其连接结构如图3所示。 对于每一路采样系统，将dco-和cpld输出的锁存有效信号相异或，便可得到输出a通道锁存74lvt574的输入时钟，而将dco+和 cpld输出的锁存有效信号相异或，就可以得到输出b通道锁存74lvt574的输入时钟，将dco-和cpld输出的fifo有效信号相异或，即可得到输出a通道fifo的写入时钟，dco+和cpld输出的fi
联系人：
联系方式：
