60369
-/2025+
原厂渠道商，可支持60天账期及180天承兑
12000
-/-
一站式BOM配单服务
878
SSOP28/-
原装现货，量大可议
AD9220ARZ
5000
TSSOP/23+
工厂直接出货，价优
AD9220ARSZ
19856
SSOP28/20+
全新原装进口现货特价热卖，长期供货
AD9220ARZ
9000
TSSOP/23+
元器件代理百强企业
AD9220ARZ
42001
TSSOP/24+
大量现货，提供一站式配单服务
AD9220ARZ
8300
TSSOP/2021+
原装现货
AD9220AR
203060
SOP28/24+
一手渠道 假一罚十 原包装常备现货林R Q2280193667
AD9220ARSZ-REEL
90000
SSOP28/24+
一级代理现货，保证进口原装假一罚十价格合理
AD9220ARSZ-REEL
5000
28SSOP/2022+
原装我司商城www.szksykj.com
AD9220ARSZ-REEL
878
SSOP28/-
33.04 起/原装现货/量大可议
AD9220ARSZ-REEL
1500
N/A/2141/42
只做原装，力挺实单
AD9220ARSZ-REEL
1500
-/22+
支持BOM配单只做原装
AD9220ARZ
7600
TSSOP/2025+
原装现货
AD9220ARSZ
7584
SSOP28/23+
原装现货 有单就出，一站式BOM配单
AD9220ARZ
43000
TSSOP/2025+
原装现货
AD9220ARSZ-REEL
6000
SSOP28/23+
公司原装现货专门为工厂终端客户配单欢迎咨询下单
AD9220ARSZ
10258
SSOP28/NEW+original.ROHS
原装现货供应样品支持元器件AD
AD9220AR
5000
28SOIC/21+
原装 假一罚十
AD9220
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD
AD9220PDF下载
AD9220
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD [Analog Devices]
AD9220PDF下载
AD9220AR
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD
AD9220ARPDF下载
AD9220AR
12 Bit Analog to Digital Converter 1...
AD9220ARPDF下载
AD9220AR
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD [Analog Devices]
AD9220ARPDF下载
AD9220ARS
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD
AD9220ARSPDF下载
AD9220ARS
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD [Analog Devices]
AD9220ARSPDF下载
AD9220ARZ
12 Bit Analog to Digital Converter 1...
AD9220ARZPDF下载
AD9220ARZ
12BIT ADC, 10MSPS, 28SOIC; Resolutio...
Analog Devices
AD9220ARZPDF下载
AD9220-EB
Complete 12-Bit 1.5/3.0/10.0 MSPS Mo...
AD [Analog Devices]
AD9220-EBPDF下载
c6701具有丰富 的指令集，内含50余条指令，且大部分是单周期的，可完成数据传输、算术逻辑运算和程序控制等功能。3 频域脉冲压缩系统的硬件结构和原理以c6701为核心器件，辅以相应的输入输出电路，可完成数字频域脉冲压缩系统的设计。实现的硬件结构如图3所示。将正交的两路采样信号输入到放大器。放大器一方面对信号放大。另一方面也将放大的信号以差分方式输出。信号以差分方式输出是为了抑制掉高阶谐波分量，滤掉各种干扰信号（如电源和地的噪声），这样有利于提高a/d转换器的性能。系统选用了12位a/d转换芯片ad9220，该芯片具有单端输入和差分输入两种方式，因此，放大器输出信号能直接输入到ad9220进行模/数转换。两路回波信号经ad9220正交采样后，再经符号扩展成16位存入fifo。c6701处理器将输入的32位信号送到内部ram，按照图2所示的方法进行频域脉压处理。首先对输入信号进行fft变换，将信号变换离散的频域抽样值。然后将fft变换 结果和匹配滤波系数相乘。设计中将匹配滤波器的系数存放在flash rom中，上电后将此系数搬移到内部高速数据ram，然后才进行运算。为了获得-40db以下的副瓣电平，
有丰富 的指令集，内含50余条指令，且大部分是单周期的，可完成数据传输、算术逻辑运算和程序控制等功能。 3 频域脉冲压缩系统的硬件结构和原理 以c6701为核心器件，辅以相应的输入输出电路，可完成数字频域脉冲压缩系统的设计。实现的硬件结构如图3所示。 将正交的两路采样信号输入到放大器。放大器一方面对信号放大。另一方面也将放大的信号以差分方式输出。信号以差分方式输出是为了抑制掉高阶谐波分量，滤掉各种干扰信号（如电源和地的噪声），这样有利于提高a/d转换器的性能。系统选用了12位a/d转换芯片ad9220，该芯片具有单端输入和差分输入两种方式，因此，放大器输出信号能直接输入到ad9220进行模/数转换。两路回波信号经ad9220正交采样后，再经符号扩展成16位存入fifo。c6701处理器将输入的32位信号送到内部ram，按照图2所示的方法进行频域脉压处理。首先对输入信号进行fft变换，将信号变换离散的频域抽样值。然后将fft变换 结果和匹配滤波系数相乘。设计中将匹配滤波器的系数存放在flash rom中，上电后将此系数搬移到内部高速数据ram，然后才进行运算。为了获得-40db以下的副瓣电平，
，而usb总线具有安装方便、高带宽、易扩展、传输速率高达480 b／s，已成为计算机接口的主流。因此，这里介绍一种采用usb2．0接口和高性能dsp的高速图像采集处理系统，主要应用于井下视频检测，也可应用于光纤通信、雷达信号处理等领域。 2 图像采集系统硬件设计 2．1 系统硬件设计架构 图1为该高速图像采集系统硬件设计架构。该系统设计选用icx205al型ccd传感器来采集图像，前端被测物体的光线经光学系统*在ccd传感器上，然后输出信号经低噪声的op37传输至高速、高精度的ad9220型a／d转换器，所转换的数据再经dsp预处理，通过usb接口器件传输给pc机，这样就完成了图像采集过程。 icx205al型高速面阵ccd传感器的有效像素可达到1145 m(1 392 hx1 040 v)，水平驱动频率141 318 mhz，并具有灵敏度高、暗电流小、分辨率高、转移速度快、连续可调电子快门等特点。 该系统设计选用tms320dm6437型高性能的数字媒体处理器dsi作为核心控制。tms320dm6437通过hpi接口访问usb接口器件。hpi接口是一个并行端
而实现输入信号与输出信号的电源、地隔离，输入信号与输出信号之间采用变压器进行隔离，在变压器的输出端有增益可调放大电路。遥测信号匹配器原理框图如图3所示。2.4 遥测信号解调器通用化设计2.4.1基本原理与组成通用遥测解调器的原理框图如图4所示，其中时钟产生器、载波nco、码nco、码时钟产生、载波时钟产生、数字下变频器、相关累加器等均在fpga中设计完成；载波环路滤波器、码环路滤波器、数据解调、位同步脉冲产生等均由dsp完成。2.4.2 高速a/d采集电中为了实现解调器的技术指标，选择ad公司的ad9220芯片作为产品的高速a/d转换器，它提供了12位分辨率、10mhz的采集速率、单一+5v电源供电、由外部接入基准电压。高速a/d转换器的技术指标如下：·a/d转换分辨率：12位；·a/d转换速率：10mhz；·模拟量传输及转换为数字量的总误差：优于0.3%fsr；·模拟信号频带宽度：400khz。2.4.3 数字下变频器数字下变频器主要作用是将a/d采样所得到的中频信号进行下变频处理，从而去除中频，得到基带信号。数字下变频器的主要原理是：利用载波数控振荡器产
bit。为了实现采集数据的实时存储，采用了pci总线与主机接口。 4个通道的输入模拟信号经过缓冲放大和抗混迭滤波器后分别送入4片adc中，由采样时钟发生器产生的采样时钟控制对模拟信号进行采样、保持和量化，输出的4路12bit数据复用为一路32bit数据送入fpga中缓存并打包成帧并加入帧号等信息。成帧后的数据受主机端程序控制，通过pci接口控制器经pci总线送入主存中，根据需要进行处理或存盘，从而完成数据采集过程。 2.2 元器件的选用 adc采用了模拟器件公司(adi)的ad9220子区式高速adc，分辨率为12bit，采样率最高为10msps，片内带有高速低噪声采样保持放大器和电压参考源，可以简化设计。采集卡中所有的控制和时序逻辑全部由一片fpga实现，综合考虑规模、速度、功耗等因素，选用了xilinx公司的xcs30。该器件为spartan系列fpga，成本低速度快，可用逻辑门数为30000门。采样时钟发生器中dds器件选用adi的ad9830单片dds集成电路，其最高时钟频率为50mhz，内置10bit d/a变换器，频率控制字长32bit，频率分辨率可达0.005h
单片的电路12位模数转换器系列产品；家庭成员：AD9221，AD9223和AD9220；灵活采样率：1.5msps，3.0MSPS和10.0MSPS；低功耗：59mW，100mW和250mW；单5V电源；积分非线性误差：0.5LSB；微分非线性误差：0.3LSB；输入参考噪声：0.09LSB；完成对芯片采样保持放大器电压参考；信号与噪声及失真率：70dB；无寄生动态范围：86dB；直二进制输出数据；28引脚SOIC封装和28引脚SSOP封装
与主机接口。采集卡的结构如图4所示： 图4 高速通用数据采集卡结构框图 4个通道的输入模拟信号经过缓冲放大和抗混迭滤波器后分别送入4片adc中，由采样时钟发生器产生的采样时钟控制对模拟信号进行采样、保持和量化，输出的4路12bit数据复用为一路32bit数据送入fpga中缓存并打包成帧并加入帧号等信息。成帧后的数据受主机端程序控制，通过pci接口控制器经pci总线送入主存中，根据需要进行处理或存盘，从而完成数据采集过程。 2.2 元器件的选用 adc采用了模拟器件公司(adi)的ad9220子区式高速adc，分辨率为12bit，采样率最高为10msps，片内带有高速低噪声采样保持放大器和电压参考源，可以简化设计。采集卡中所有的控制和时序逻辑全部由一片fpga实现，综合考虑规模、速度、功耗等因素，选用了xilinx公司的xcs30。该器件为spartan系列fpga，成本低速度快，可用逻辑门数为30000门。采样时钟发生器中dds器件选用adi的ad9830单片dds集成电路，其最高时钟频率为50mhz，内置10bit d/a变换器，频率控制字长32bit，频率分辨率可达0.005h
2断开。u1输出电压分成两路，一路经二极管对100pf的电容c1充电；另一路送至电压比较器u3，与射极跟随电路u2输出电压比较。当u2输出电压大于u1输出电压时，此时电容c1保持的电压即为峰值电压。atmega128接收到u3发出中断信号（int2）后控制开关k1断开，启动高速模数转换电路对其采集并存储，完成后控制开关k2闭合，对电容c1进行放电。最后控制开关k1闭合，k2断开准备采集下一个γ事件峰值。电容c1是云母电容器，有极高的防泄露电能力，因而能够保持窄脉冲信号的峰值。高速模数转换电路中，ad9220是adi公司一款性能优良的12位高速模数转换器，速率可达10msps[5]。选择内部参考源，用单端输入方式来进行采样，一次采样需要一个时钟周期，其速率取决于输入时钟的频率，电压输入范围为0～5v。atmega128采用16mhz晶振，机器周期为62.5ns。通过软件编程在pd5端口产生周期为125ns的方波，作为ad9220进行采样的时钟信号（clk）。由于每次采样后atmega128还要进行数据存储，数据存储时间需62.5ns。故每获得一个数据总共需要187.5 ns。经测试表明，采用atme
联系人：
联系方式：
