MDAC-0027B
22
CDIP/-
-
MDAC-0027B
500000
-/22+
行业低价，代理渠道
MDAC-0027B
432
CDIP/25+
原装认证有意请来电或QQ洽谈
MDAC-0027B
4857
NA/21+
军用单位指定合供方/只做原装,自家现货
MDAC-0027B
5000
NA/22+
原装现货，配单助手
MDAC-0027B
3272
NA//23+
原装现货，当天可交货，原型号开票
MDAC-0027B
52701
NA/22+
只做原装,专注海外现货订购20年
MDAC-0027B
432
CDIP/25+
原装认证有意请来电或QQ洽谈
MDAC-0027B
168000
NA/23+
全新原装现货/实单价格支持/优势渠道
MDAC-0027B
8913
NA/23+
柒号芯城，离原厂的距离只有0.07公分
MDAC-0027B
750
NA/23+
全新原装，现货热卖
MDAC-0027B
6500
NA/21+
原装正品
MDAC-0027B
12500
DIP16/24+
100%原装深圳现货
MDAC-0027B
25000
-/13+
原装 部分现货量大期货
MDAC-0027B
138000
NA/23+
全新原装现货/实单价格支持/优势渠道
MDACL1054T
100000
-/-
-
0 引言 流水线模数转换器(pipeline adc)是中高精度(10～14 bit)高速(10～500 ms／s)adc的主流实现结构，被广泛应用于通信系统、图像设备、视频处理等系统中。作为其前端最关键的模块，采样保持电路的性能直接决定了整个adc的性能，在以上系统中对功耗的要求十分严格。本设计在实现高速高精度采样保持功能的同时，还实现了mdac功能，这样既能降低adc功耗又能减少芯片面积。 1 采样保持电路结构 传统流水线adc的最前面为一级采样保持电路其后接mdac级。采样保持电路能够较好地减小由于mdac和子adc之间的采样信号失配造成的孔径误差。由于采保电路位于整个adc的最前端，对其精度要求最高，故该模块需要消耗较大的功耗通常为整个adc功耗的20％～30％，并且会降低adc的动态范围和线性度。流水adc是在双向非交叠时钟的控制下工作，相邻的采样保持电路和第一级mdac总是工作在不同的状态，采样或保持。每个模块只是在保持状态需要运放参与工作。这样采样保持和第一级mdac可以分时复用同一个运放，达到降低功耗并减少面积的目的。 基于以下原因mdac级选择
两种新器件isppac30和isppac81，极大地丰富了在系统可编程器件的种类。本文仅就 isppac30的特点及应用作一介绍。 支持isppac30 的开发软件为 pac designer1.3，对计算机的软、硬件配置要求为：windows 95/98/ nt，16mb ram，10mb硬盘，pentium cpu。软件支持原理图输入方式，可模拟观测电路的幅频和相频特性。 2 器件的基本组成 isppac30主要由4个输入仪表放大器、2个输出放大器、2个可调的衰减d/a转换器(mdac)、i/o布线池、求和布线池、配置存储器、2.5v参考电压和自校准等几部分组成，见图1。它有24脚 soic和28脚pdip两种封装形式，有关引脚说明见表1。 3 器件的特点 isppac30 提供可编程、 多个单端或差分输入 方式，能设置精确的增益，具有补偿调整、滤 波和比较功能。除了e2cmos或e2配置存储器外，它最主要的特性是能够通过spi对器件进行实时动态重构。设计者可以无数次改变和重构isppac30， 用于放大器增益控制或其他需要动态改变电路参
种方法被称之为级间“1位重叠”。因此整个adc的有效位数是2+2+2+2+4=12位。 3. 元件精度 数字校正不能修正每个dac和增益放大器的增益和线性特性。特别是前端的采样保持电路，dac需要12位的精度。但是随后各级的元件只需较低的精度（如，第二级10位精度，第三级8位，等等），因为他们的误差要除以前面的级间增益。通常利用这一事实把流水线逐级做小来进一步降低功耗。 在大多数采用cmos和bicmos技术的流水线adc中，采样/保持、dac、加法器和增益放大器通常用乘法dac（mdac）的单开关电容电路来实现。限制mdac精度的主要因素是内在的电容不匹配。纯双极型实现方法更加复杂，主要受电流源dac和级间增益放大器中电阻不匹配影响。通常12位或更高精度都需要阻容修正和数字校正，特别是第一级。 4. 数字标定 max1200/max1201/max1205系列(16位1msps、14位1msps和2msps adc)采用数字标定来保证其优越的精度和动态性能。max1200系列是cmos流水线adc，它由四级4位（其中一位重叠）和最后的5位闪速adc构成，总位数是3+3+
字电路处理，然后再以适当的方式输出。随着无线通信系统和手持设备的快速发展，adc的功耗已经成为adc设计中的主要问题。特别是在移动电话、数码相机、手持存储设备等应用中，减小adc的功耗已成为必然的趋势。本文通过对比较器进行特殊的处理，去掉了adc中的采样保持电路，并且引入运放共享(op-amp shar-ing)技术，从而完成了一个分辨率为10bit、采样频率为60 mhz、功耗为15 mw的全差分流水线低功耗adc的设计。 1 adc第一级的设计 在传统流水线adc结构中，为了减小mdac和比较器之间时钟不匹配带来的动态误差，通常需要引入一个采样保持电路来保证mdac和比较器具有同样的采样电平。虽然，采样保持器的引入可以很大程度的减小adc的动态误差。但是，为保证整个adc的精度，采样保持电路的精度必须高于adc的要求。这就要求采样保持电路中的运放必须有足够高的增益和足够大的带宽，因此采样保持器就成为整个adc功耗最大的一个模块，通常要消耗整个adc器件1／5到1／4的功耗。 传统无采样保持电路adc的第一级结构如图1所示。在ψ2时刻，比较器对阈值电压vth进行采样
简单的vbe非线性二阶补偿带隙基准源的核心电路，该补偿方式可以实现较低的温度系数，能满足高速高精度adc的要求。箝位运放采用一种低噪声两级运算放大器，该运放可提供小于0.02 mv的失调电压，因而保证了基准源的补偿精度。为了提高基准源的电源抑制比，本文除采用常用的共源共栅电流镜技术以外，还设计了一种简单有效的电源抑制比提高电路，从而使得基准源的电源抑制比有了较大提高。 1 电压基准源影响的建模分析 在pipelined adc系统中，基准源的主要作用是为子adc提供比较电平，同时为mdac提供残差电压。差分基准电压源发生偏移会导致子adc比较电平和mdac残差电压发生变化。而通过引入冗余位矫正技术可大大减小差分基准电压源所引起的比较电平变化对系统指标造成的影响，但是，mdac残差电压变化的影响却无法消除，系统的转移特性曲线仍将会发生变化，从而造成系统指标下降。其中基准电压源的偏移主要来源于温度和电源电压的影响。 下面分析基准电压源温度漂移特性对dnl的影响。一般情况下，实际相邻输出与理想相邻输出之间的偏差可以表示为： 对于首级精度为3.5位的12位adc，在-
简单说，乘法dac具有乘法功能其实所有的dac都是个“乘法器”——将输入数字量与基准电压相乘一般dac的输出是vout=vref*d/m其中d是输入数字量，m是dac的模，例如12-bit dac的模是4096所以dac的用法也可以是灵活的：如果固定vref，改变d，就是“模拟－数字”变换如果将vref看作输入端，输入某个模拟信号，例如，正弦波，同时改变d，那么这就是个由d控制其增益的可变增益放大器（当然其增益总是小于1的），或者理解为实现 vref*d 的乘法器乘法dac（mdac）和普通dac的区别就是乘法dac更适合做乘法器用。普通dac的vref输入可能有各种限制，例如频率不能太高，幅度范围很小等等，而mdac的vref输入范围一般都比较大，很多都能输入正负电压，也就是能直接输入交流波形，而且频带比较宽，例如100khz甚至上mhz
数字电位器噪声大，用mdac
用四象限的mdac 可以吗?
联系人：
联系方式：
